


# 情報デバイス工学特論

## 第8回


### CMOSロジック集積回路 (2)

# ダイナミック・ラッチ

他の信号とのタイミングをはかるため、  
データを少しの間、保持しておきたい



$\phi = H$  データ・サンプリング  
 $\phi = L$  データ・ホールド



$t_S$  : setup time


$t_h$  : hold time

$t_a$  : aperture time

# ダイナミック・ラッチ


スイッチをnMOSFETのみで構成

問題点: S の電位は  $V_{DD} - V_T$  以上にはならない



解決法:

- (1) インバータの閾値  $V_{th}$  を低く設定
- (2) PMOSFET のキーパーを使う



S が High  $\Rightarrow$   $\overline{Q}$  が Low


$\Rightarrow$  PMOS が ON

$\Rightarrow$  S が  $V_{DD}$  に


w: 駆動能力が強くなるように  
小さなチャネル幅を使用

# ダイナミック・ラッチ


入力への影響を低減



tristate inverter



# Single-phase latch (Svensson latch 1989)



$\phi = H$  2つのインバータが直列接続

$\phi = L$  下のnMOSFETがOFF


$X$  の電圧が下がることはない  $\rightarrow$   $Q$  の電圧が上がることはない  
 $Q$  の電圧が下がることはない

$\Rightarrow$   $Q$  の信号が保たれる

実際にはノイズ対策で  $X, Q$  に keeper を設ける


# スタティック・ラッチ回路

状態を維持する





H            L            H



L            H            L




$$V_2 = f(V_1)$$




$$V_2 = f^{-1}(V_1)$$




安定點





小さな信号  $\Delta V$  を高速で  
フルスイングまで増幅

$$\frac{d\Delta V}{dt} = \frac{\Delta I}{C_d} = \frac{g_m}{C_d} \Delta V$$




$$\Delta V = \Delta V(0) \exp\left(\frac{t}{\tau_r}\right)$$

$$\tau_r = \frac{C_d}{g_m}$$



# スタティック・ラッチ回路(センス・アンプ)



$clk = \text{Low}$

$$V_{out+} = V_{in+}$$

$$V_{out-} = V_{in-}$$


$clk = \text{High}$

$$V_{out+} \rightarrow V_{DD}$$


$$V_{out-} \rightarrow V_{SS}$$

$$(V_{in+} > V_{in-})$$


## 入力への影響を低減



# フリップ・フロップ回路




clk	Master	Slave
H	$Q_M = D$	latched
L	latched	$Q = Q_M$



ここでの値がこの間出力される

D Q


# CMOS フリップ・フロップ回路



素子数が減少  
 (前ページの回路に比べてトランジスタ数 36→16)



# リング・オシレータ

インバータを奇数個接続




# リング・オシレータ

矛盾を解消するには発振するしかない




AとDを繋げても  
矛盾しない


$$t_d \cong \frac{CV_{DD}}{I_{DSS}}$$



# 電圧制御リングオシレータ



# ダイナミック・ゲート





$\phi = L$  出力 = H (precharged)

$\phi = H$   $f(x) = \text{true}$  であれば 出力 = L

入力  $x$  は時間とともに増加する信号でなければならない


キーパー付ダイナミックゲート  
ノイズ対策 : 出力=H を保つ

## Dynamic NAND







## ドミノ・ロジック回路



# ラッチ付2相ドミノ・ロジック



# Dual-Rail Domino



Dynamic Dual-Rail XOR Gate